Vylepšení se vydávají jednotně pro všechny odvětví HyperLynxu ve stejné době. Nicméně zaměření výrobce se může lišit a tím pádem i rozsah rozšíření, které se v jednotlivých odvětvích vyskytnou.
VX.2.13
Nové možnosti pro návrh a verifikaci sériové linky (Serial Link)
Nové možnosti v HyperLynx Apps
Nové možnosti HyperLynx Advanced Solver
VX.2.6
Modul DRC podporuje rigid-flex řazení vrstev (stack up) – oblasti s odlišným uspořádáním vrstev v rámci jedné desky.
Přibyla také podpora Wire Bond a die pinů s 3D daty. Jsou realizovány jako projektovaný 2D obraz.
Na základě těchto novinek bylo upraveno skriptování a možnosti AOM, několik nových funkcí bylo přidáno pro zjednodušení ovládání pomocí skriptů.
Přibylo 5 nových pravidel pro kontrolu MIPI C-phy definovanou sběrnici a také pravidlo Inner Spacing pro diferenciální páry a délka pahýlu (stub) u testpointů.
V Signal Integrity simulaci SERDES kanálu byl rozšířen průvodce o možnost přidávání externích agresorů, tedy agresivně vyzařujících sítí mimo sběrnici. Průvodce také nyní obsahuje podporu pro uživatelsky upravitelné parametry pro simulaci COM/JCOM/USB/PCIe. Byl vybaven všemi funkcemi starších průvodců jako Fast Eye, IBIS-AMI pro možnost přechodu starších uživatelů na novější typ průvodce s více možnostmi.
Power Integrity modul nyní jednodušeji exportuje výsledky pomocí průvodce, pro jejich začlenění do simulace signálové integrity.
Všechny průvodce nyní mají výstup do složek označených datem simulace.
VX.2.5
Modul Signal Integrity disponuje možností revize v průvodci (Wizard) Batch, pro ověření správných modelů před delším výpočtem pomocí průvodce.
Kumulativní práh spřažení (coupling) dvou cest je nyní vypočítáván z kumulativní délky na místo ze segmentů pro přesnější výpočet.
Odstraněna chyba ignorování pravidel dynamických překmitů v průvodci (Wizard)
Simulace SERDES kanálu nyní obsahuje externí odkazy na modelované 3D části, odpovídají tak referenčním zapojením (BGA piny) a výsledky jsou díky tomu více konzistentní. Přibyla podpora souborů s příponou TPS pro v Eye Density Vieweru a podpora pro JCOM v průvodci.
Pro Power Integrity simulaci jsou výsledky nyní rozloženy do složek označených datem, stejně jako v případě ostatních simulací pomocí průvodců.
DRC obsahuje nová pravidla pro referenční rozlitou měď, délku sítě, tloušťku cesty, vertikální paralelismus v oblasti SI. Kontrola vzdálenosti Stitching vias byla přidána do PI, zarovnání komponentů umožňuje nyní kontrolovat část EMC a pro bezpečnost přibyli kontroly Solder mask a Silk Clearance.
VX.2.4
V této verzi modelování signálové integrity je propojené se simulací napájecí sítě. Modely exportované po simulování poklesu napájecího napětí na sítích je možné použít dále pro simulaci signálové integrity. Zpřesňuje se simulování cest s oblouky, pro jejich reprezentaci se využívá „true arc“. Definování detekovaných přeslechů bude možné pomocí úrovně v decibelech ve specifikovaném frekvenčním rozsahu a nová verze přináší i další rozšíření zadávání a informování o simulaci tohoto typu.
Simulace serializace a deserializace běžných sběrnic (SerDes channel) byla rozšířena o analýzu JCOM, ethernet 50GBASE-CR a automatické ověření pro PCIe Gen1, Gen2 a Gen5 v SerDes Wizard.
Simulace DC Drop (pokles napájecího napětí na sítích) lze provádět na více deskách i na těch využívajících ohebné části (rigid-flex) design. Modelovat je nyní možno i více sítí, například pro zjištění dostatečného zemění všech napájecích proudů. Výstup bude zpracovatelný ve více formátech (součástí interactive simulations report).
VX.2.3
Nově se verze sady programů HyperLynx označuje shodně jako verze programů pro návrh plošných spojů od Mentor, s nimiž je kompatibilní.
HyperLynx DRC (jehož část je dostupná i zdarma) zpřesnila v zobrazování oblouků a cest trapézových tvarů a jejich výpočet. Podporuje nyní také import souboru obsahujícího řazení vrstev desky z SI modulu. Zlepšily se též možnosti vytváření vlastních seznamů objektů pro kontrolu, přibyli referenční manuál pro všechna standardní pravidla a nové funkce výběru IBIS modelu výpočtu povrchové cesty (creepage distance).
Pro Signal Integrity modul je nejvýraznějším přírůstkem SERDES průvodce pro simulace sériového kanálu a jeho schopnosti automatické extrakce tohoto kanálu a rozdělní na bloky. Přibyla také podpora přenosových cest realizovaných rozlitou mědí (hatched planes) a vylepšení modelování ztrát v cestách.
Power Integrity, přesněji DC Drop simulace má nyní schopnost zobrazovat proudy protékající prokovy (ve 2D i 3D), zlepšil se přístup k modelům, které se dají ukládat.
VX
9.4.2
Vylepšení se dočkal především BoardSim Viewer (simulace desky)
V simulátoru DDR pamětí přibyli do průvodce nastavením a spouštěním simulace dvě hojně používané NAND Flash paměti NV-DDR3 a NV-DDR2. Pro tyto paměti jsou tudíž dostupné možnosti celého HyperLynx DDRx, zahrnující simulaci celého rozhraní se všemi aspekty časování a integrity signálu.
Části LineSim (pro simulování obvodu před přechodem na desku) byla vylepšena integrace s Full-Wave Solverem tím, že je v něm možné specifikovat materiálové a prostorové parametry jako odvrtávání prokovů, odstranění nefunkčních padů, materiál prokovů, …
Vylepšení výstupní zprávy v HTML formátu především pro blokování a pro DDRx nyní obsahuje komentáře u překročených parametrů nebo selhání a další založené na zpětné vazbě uživatelů.
9.4.1.1
Pozměňovací návrh 158.3 pro IBIS komisi využívat jinou syntaxi se začíná prosazovat, v současnosti ji používá Altera pro čipy Arria, pokud simulujete pomocí těchto modelů měli byste používat verzi 9.4.1.1 pro jejich podporu.
Obsahuje dvě vylepšení týkající se simulací modelů s S-parametry v časové oblasti. První zabraňuje pasivaci součástek, pokud je v řetězci jeden model, který má nastavený parametr zabraňující pasivaci. Stejně tak pro model Xilix UltraScale s možností „uzemnění čipu“, která má stejný vliv.
Druhá změna se také týká S-parametrů a jejich přenastavení před další simulací, pokud byl proveden zásah uživatelem.
9.4.1
Je minoritní verze, které přidává menší vylepšení a rozšíření.
- Rozšiřuje o automatickou kontrolu pro PCI Expres a přidává mu i analýze COM HTML výstupní zprávu.
- Zpětně byla přidána EMC simulace
- Zlepšení 3D modelů pro prokovy a oblasti obecně pro přesnější reprezentaci a simulaci
- Podpora pro DDR4 specifikace 2666 a 3200 a nejnovější IBIS parser s podporou nejnovějších modelů
9.4
Kompatibilní s verzí VX.2 programů pro návrh desek plošných spojů od Mentor Graphics
- Možnost použití více než jednoho stackup (řazení vrstev v plošném spoji), využitelné zejména pro simulaci rigid-flex desek (složených z pevných i ohebných částí)
- IPC-2581 výstupní formát je možné načítat do BoardSimu (simulátoru desky)
- HTML formát výstupní zprávy
- Zlepšení týkající se blokovacích kondenzátorů a blokování napájení na nízkých kmitočtech (x10 kHz)
- Zjednodušení ovládání pro centrování a měření vzdálenosti dvou bodů na desce
Podpora operačních systémů Red Hat Enterprise Linux verze 6 (32 i 64 bitová verze) a 64 bitový RHEL verze 7, SuSE Linux Enterprise 11, od Windows 7 SP1 (přes W8, W8.1) až po W10 (32 i 64 bitové verze), Windows Server 2008 R2 a 2012 i ve verzi R2
9.3
Kompatibilní s verzí VX.1.2 programů pro návrh desek plošných spojů od Mentor Graphics
- CCE a ODB++ soubory jsou importovatelné do multi-board módu
- Nová funkce pro simulaci DDRx pamětí, řízení a komunikace s kontrolérem (procesorem), kooperace simulace pamětí s napájecí integritou
- Nový plný (celovlný) výpočet elektromagnetických vln s podporou SerDes a 3D elektromagnetických simulací
- Zpřesnění S-parametrů, zlepšením jejich DC extrapolace pomocí výpočetních technik
Podpora operačních systémů Red Hat Enterprise Linux do verze 6 Update 5, SuSE Linux Enterprise 11, od Windows Vista (přes W7, W8, W8.1) až po W10 (32 i 64 bitové verze), Windows Server 2008 a 2012 i ve verzi R2